<noscript id="r6rtd"></noscript>
    <output id="r6rtd"></output>
    <code id="r6rtd"></code>
    <ins id="r6rtd"><option id="r6rtd"></option></ins>

    聯系我們
    東莞市眾升儀器有限公司
     

    業務部
    聯系人:陳平
    聯系電話:0769-23131676
    傳真號碼:0769-23131096
    移動電話:15989633801(微信同號)
    Email:ZS1717@163.com
     QQ:782352024


    地址:東莞市莞城街道東城路莞城段33號405室
    公司網址:http://www.necfx.com
    文章詳情

    PCB設計的布局、走線與電磁兼容(二)

    日期:2024-01-24 15:27
    瀏覽次數:95
    摘要:其他方面的要求 48 布局考慮到總體走線的順暢,主要數據流向合理。 49 根據布局結果調整排阻、FPGA、EPLD、總線驅動等器件的管腳分配以使布線*優化。 50 布局考慮到適當增大密集走線處的空間,以避免不能布通的情況。 51 如采取特殊材料、特殊器件(如0.5mmBGA等)、特殊工藝,已經充分考慮到到貨期限、可加工性,且得到PCB廠家、工藝人員的確認。 52 扣板連接器的管腳對應關系已得到確認,以防止扣板連接器方向、方位搞反。 53 如有ICT測試要求,布局時考慮到ICT測試點添加的可行性,以免布線階段...
    其他方面的要求




    48 布局考慮到總體走線的順暢,主要數據流向合理。

    49 根據布局結果調整排阻、FPGA、EPLD、總線驅動等器件的管腳分配以使布線*優化。

    50 布局考慮到適當增大密集走線處的空間,以避免不能布通的情況。

    51 如采取特殊材料、特殊器件(如0.5mmBGA等)、特殊工藝,已經充分考慮到到貨期限、可加工性,且得到PCB廠家、工藝人員的確認。

    52 扣板連接器的管腳對應關系已得到確認,以防止扣板連接器方向、方位搞反。

    53 如有ICT測試要求,布局時考慮到ICT測試點添加的可行性,以免布線階段添加測試點困難。

    54 含有高速光模塊時,布局優先考慮光口收發電路。

    55 布局完成后已提供1:1裝配圖供項目人對照器件實體核對器件封裝選擇是否正確。

    56 開窗處已考慮內層平面成內縮,并已設置合適的禁止布線區。




    PCB LAYOUT三種特殊走線技巧




    今天小編從直角走線,差分走線,蛇形線三個方面闡述PCB LAYOUT的走線技巧:

    一、直角走線 (三個方面)

            直角走線的對信號的影響就是主要體現在三個方面:一是拐角可以等效為傳輸線上的容性負載,減緩上升時間;二是阻抗不連續會造成信號的反射;三是直角**產生的EMI,到10GHz以上的RF設計領域,這些小小的直角都可能成為高速問題的重點對象。

    二、差分走線 (“等長、等距、參考平面”)

           何為差分信號(Differential Signal)?通俗地說就是驅動端發送兩個等值、反相的信號,接收端通過比較這兩個電壓的差值來判斷邏輯狀態“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。差分信號和普通的單端信號走線相比,*明顯的優勢體現在以下三方面:

            1、抗干擾能力強,因為兩根差分走線之間的耦合很好,當外界存在噪聲干擾時,幾乎是同時被耦合到兩條線上,而接收端關心的只是兩信號的差值,所以外界的共模噪聲可被完全抵消。

            2、能有效抑制EMI,同樣的道理,由于兩根信號的極性相反,他們對外輻射的電磁場可以相互抵消,耦合的越緊密,泄放到外界的電磁能量越少。

            3、時序定位**,由于差分信號的開關變化是位于兩個信號的交點,而不像普通單端信號依靠高低兩個閾值電壓判斷,因而受工藝,溫度的影響小,能降低時序上的誤差,同時也更適合于低幅度信號的電路。目前流行的LVDS(low voltage differential signaling)就是指這種小振幅差分信號技術。

    三、蛇形線 (調節延時)

            蛇形線是Layout中經常使用的一類走線方式。其主要目的就是為了調節延時,滿足系統時序設計要求。其中*關鍵的兩個參數就是平行耦合長度(Lp)和耦合距離(S),很明顯,信號在蛇形走線上傳輸時,相互平行的線段之間會發生耦合,呈差模形式,S越小,Lp越大,則耦合程度也越大??赡軙е聜鬏斞訒r減小,以及由于串擾而大大降低信號的質量,其機理可以參考對共模和差模串擾的分析。下面是給Layout工程師處理蛇形線時的幾點建議:

            1、盡量增加平行線段的距離(S),至少大于3H,H指信號走線到參考平面的距離。通俗的說就是繞大彎走線,只要S足夠大,就幾乎能完全避免相互的耦合效應。

            2、減小耦合長度Lp,當兩倍的Lp延時接近或超過信號上升時間時,產生的串擾將達到飽和。

            3、帶狀線(Strip-Line)或者埋式微帶線(Embedded Micro-strip)的蛇形線引起的信號傳輸延時小于微帶走線(Micro-strip)。理論上,帶狀線不會因為差模串擾影響傳輸速率。

           4、高速以及對時序要求較為嚴格的信號線,盡量不要走蛇形線,尤其不能在小范圍內蜿蜒走線。

           5、可以經常采用任意角度的蛇形走線,能有效的減少相互間的耦合。

           6、高速PCB設計中,蛇形線沒有所謂濾波或抗干擾的能力,只可能降低信號質量,所以只作時序匹配之用而無其它目的。

            7、有時可以考慮螺旋走線的方式進行繞線,仿真表明,其效果要優于正常的蛇形走線。




    PCB技術中的電磁的兼容性




            電磁兼容性(EMC, Electromagnetic Compatibility)是指電子設備在各種電磁環境中仍能夠協調、有效地進行工作的能力。電磁兼容性設計的目的是使電子設備既能抑制各種外來的干擾,使電子設備在特定的電磁環境中能夠正常工作,同時又能減少電子設備本身對其它電子設備的電磁干擾。印刷電路板(PCB)設計中的電磁兼容性涉及多方面因數,以下主要從三大部分加以闡述,具體選擇要綜合各方面因數。

    一 印刷電路板整體布局及器件布置

           1.一個產品的成功與否,一是要注重內在質量,二是兼顧整體的美觀,兩者都較**才能認為該產品是成功的;在一個PCB板上,元件的布局要求要均衡,疏密有序,不能頭重腳輕或一頭沉,過孔要盡量少;電路板的*佳形狀為矩形。長寬比為3:2或4:3;4 層板比雙面板噪聲低20dB.6層板比4層板噪聲低10dB.經濟條件允許時盡量用多層板。

           2.電路板一般分模擬電路區(怕干擾),數字電路區(怕干擾、又產生干擾),功率驅動區(干擾源),故步板時要合理地分成三區。

           3.器件一般選擇功耗低,穩定性好的器件,而且盡量少用高速器件。

           4.線條有講究:有條件做寬的線決不做細;高壓及高頻線應園滑,不得有尖銳的倒角,拐彎也不得采用直角。地線應盡量寬,*好使用大面積敷銅,這對接地點問題有相當大的改善。

            5.外時鐘是高頻的噪聲源,除能引起對本應用系統的干擾之外,還可能產生對外界的干擾,使電磁兼容檢測不能達標。在對系統可靠性要求很高的應用系統中,選用頻率低的單片機是降低系統噪聲的原則之一。以8051單片機為例,*短指令周期1?s時,外時鐘是12MHz.而同樣速度的Motorola 單片機系統時鐘只需4MHz,更適合用于工控系統。近年來,一些生產8051兼容單片機的廠商也采用了一些新技術,在不犧牲運算速度的前提下將對外時鐘的需求降至原來的1/3.而Motorola 單片機在新推出的68HC08系列以及其16/32位單片機中普遍采用了內部鎖相環技術,將外部時鐘頻率降至32KHz,而內部總線速度卻提高到8MHz乃至更高。

            6.布線要有合理的走向:如輸入/輸出,交流/直流,強/弱信號,高頻/低頻,高壓/低壓等……,它們的走向應該是呈線形的(或分離),不得相互交融。其目的是防止相互干擾。*好的走向是按直線,但一般不易實現,*不利的走向是環形。對于是直流,小信號,低電壓PCB設計的要求可以低些。所以“合理”是相對的。上下層之間走線的方向基本垂直。整個板子的不想要均勻,能不擠的不要擠在一齊。

             7.在器件布置方面與其它邏輯電路一樣,應把相互有關的器件盡量放得靠近些,這樣可以獲得較好的抗噪聲效果。時鐘發生器、晶振和CPU的時鐘輸入端都易產生噪聲,要相互靠近些,特別是晶振下方不要走信號線。易產生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路,如有可能,應另做電路板,這一點十分重要。

    二 地線技術

           1.模擬電路和數字電路在元件布局圖的設計和布線方法上有許多相同和不同之處。模擬電路中,由于放大器的存在,由布線產生的極小噪聲電壓,都會引起輸出信號的嚴重失真,在數字電路中,TTL噪聲容限為0.4V~0.6V,CMOS噪聲容限為Vcc的0.3~0.45倍,故數字電路具有較強的抗干擾的能力。良好的電源和地總線方式的合理選擇是儀器可靠工作的重要保證,相當多的干擾源是通過電源和地總線產生的,其中地線引起的噪聲干擾*大。

           2.數字地與模擬地分開(或一點接地),地線加寬,要根據電流決定線寬,一般來說越粗越好(100mil線經約通過1到2A的電流)。地線>電源線>信號線是線寬的合理選擇。

            3.電源線和地線盡可能靠近,整塊印刷板上的電源與地要呈“井”字形分布,以便使分布線電流達到均衡。

    4.為減少線間串擾,必要時可增加印刷線條間距離,在其安插一些零伏線作為線間隔離。特別是輸入輸出信號間,



    三 去耦、濾波、隔離三大技術

            1.去耦、濾波、隔離是硬件抗干擾常用的三大措施。

            2.電源輸入端跨接10~100uf的電解電容器。如有可能,接100uF以上的更好;原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容,如遇印制板空隙不夠,可每4~8個芯片布置一個1~10pF的但電容;對于抗噪能力弱、關斷時電源變化大的器件,如RAM、ROM存儲器件,應在芯片的電源線和地線之間直接接入退藕電容;

            3.濾波指各類信號按頻率特性分類并控制它們的方向。常用的有各種低通濾波器、高通濾波器、帶通濾波器。低通濾波器用在接入的交流電源線上,旨在讓50周的交流電順利通過,將其它高頻噪聲導入大地。低通濾波器的配置指標是插入損耗,選擇的低通濾波器插入損耗過低起不到抑制噪聲的作用,而過高的插入損耗會導致“漏電”,影響系統的人身**性。高通、帶通濾波器則應根據系統中對信號的處理要求選擇使用。

            4.典型的信號隔離是光電隔離。使用光電隔離器件將單片機的輸入輸出隔離開,一方面使干擾信號不得進入單片機系統,另一方面單片機系統本身的噪聲也不會以傳導的方式傳播出去。屏蔽則是用來隔離空間輻射的,對噪聲特別大的部件,如開關電源,用金屬盒罩起來,可減少噪聲源對單片機系統的干擾。對特別怕干擾的模擬電路,如高靈敏度的弱信號放大電路可屏蔽起來。而重要的是金屬屏蔽本身必須接真正的地。

    粵公網安備 44190002002243號

    亚洲成a人片在线观看国产_97超爽免费公开视频在线_亚洲大香伊蕉在人线国产_久久婷婷人人澡人人爽人人爱
    <noscript id="r6rtd"></noscript>
      <output id="r6rtd"></output>
      <code id="r6rtd"></code>
      <ins id="r6rtd"><option id="r6rtd"></option></ins>